Rambus Developer Forum 2001, который пройдет в этом году 20 - 21 сентября, обещает стать любопытным событием: Rambus намерена впервые представить на нем свою технологию высокопроизводительного обмена данными следующего поколения "Yellowstone". В планах форума, проводимого Rambus совместно со своими партнерами Elpida, Intel, Samsung и Toshiba – детали о достижении микросхемы памяти RDRAM пропускной способности в 6,4 Гб/c; представление обновленного роадмэпа модулей RIMM с производительностью вплоть до 9,6 Гб/c, а также переход на логическую архитектуру микросхемы с четырьмя независимыми банками (4i - как это было у Concurrent RDRAM), переход на четырехслойную технологию изготовления материнских плат - все для снижения конечной стоимости.
Что это за новая сигнальная логика Yellowstone - пока до конца не понятно. Возможно, что в ее основу будет положена идея QRSL, кодирующая логические состояния по четырем уровням. В планах компании это было уже давно. Тем не менее, имеется явная нестыковка: с одной стороны – речь о новом сигнальном протоколе. Но вот 6,4 Гб/с на один канал - получается 32-битная шина, а не 64-битная, как было недавно анонсировано компанией. В настоящее время, при использовании логических уровней RSL для 16-битной шины и результирующих 800 МГц, пропускная способность составляет 1,6 Гб/с. При переходе на QRSL получается двукратный прирост по сравнению с текущим RSL, т.е., ничего не меняя, кроме перехода на QRSL, получается сразу 3,2 Гб/с. При увеличении ширины шины данных до 32 бит получается 6,4 Гб/с. как и в аннонсе, а при увеличении до 64 бит получается 12,8 Гб/с. Прозвучавшая же цифра 9,6 Гб/с - это вероятно, запас пропускной способности для модуля RIMM.
Но как бы там ни было, это очень смелые и далеко идущие планы: поднять пропускную способность до 6,4 Гб/с, и при этом снизить стоимость продукции, уменьшив топологию платы до четырех слоев и полностью поменяв логическую организацию микросхемы памяти. Что ж, ждем сентября...