UMC приступает к выпуску 32-битных RISC ядер SuperH с 0,13 мкм нормами

UMC объявила о том, что она стала первым производителем 0,13 мкм чипов на основе 32-битного процессорного RISC ядра от SuperH, совместного предприятия, созданного год назад компаниями Hitachi и STMicroelectronics.

В настоящее время, как заявили в UMC, компания занимается подготовкой к массовому выпуску серии 32-битных RISC процессоров SuperH SH4-200 с использованием норм 0,13 мкм техпроцесса. Ядро SH-4 разработано для использования в автомобильной и бытовой электронике. 266 МГц ядро SH-4 оборудовано IEEE754-совместимым блоком вычислений с плавающей запятой с одинарной и двойной точностью, что позволяет выполнять четыре векторно/матричных вычисления с обычной точностью, что позволяет применять их для обработки сигнальных алгоритмов с плавающей запятой и работы в 3D графических приложениях. Серия SH4-200 оборудована ассоциативным кэшем инструкций размером 16 Кб, 32 Кб кэшем операндов, шиной SuperHyway Bus с производительностью до 2,1 Гб/с. Удельная потребляемая мощность ядра SH4-200 - менее 1 мВт на МГц, при тактовой частоте 266 МГц и питающем напряжении 1,2 В.

25 апреля 2002 в 04:07

Автор:

| Источник: PC Watch

Все новости за сегодня

Календарь

апрель
Пн
Вт
Ср
Чт
Пт
Сб
Вс