Toshiba и Sony сообщают в совместном заявлении о разработке технологии производства чипов по нормам 65-нм техпроцесса. Компании потратили на разработку технологии три и года 15 млрд. йен ($120 млн.), а в коммерческую эксплуатацию планируют ее запустить к марту 2004.
Подробные детали технологии Toshiba и Sony будут представлены на конференции IEDM (International Electron Devices Meeting), которая пройдет на следующей неделе с 9 по 11 декабря. Пока же известно, что размер вентиля транзисторов, изготавливаемых по новой технологии, не превышает 30 нм, используют нитрированный дилектрик с высоким содержанием азота толщиной около 1 нм, время срабатывания транзистора – 0,72 пкс.
Компании отмечают, что по новой технологии возможно создание чипов DRAM емкостью 256 Мбит и SRAM 64 Мбит.
Технология Toshiba и Sony рассчитана на использование 193-нм литографических инструментов.