В ходе двух докладов на симпозиуме, посвященном проблемам микросхем сверхбольшой степени интеграции или СБИС (2006 Symposium on VLSI Technology), инженеры Sematech представили технические детали материалов для металлических электродов, на основе которых можно создавать нМОП (nMOS) транзисторы с малым пороговым уровнем напряжения, используя изоляторы с большой диэлектрической постоянной (т. н. high-k). Кроме того, было рассказано о подходе, позволяющем производить транзисторы с соблюдением норм 45-нм техпроцесса и малым потребляемым током в режиме ожидания.
О первом достижении группы Sematech Advanced Gate Stack совместно с Texas Instruments (TI) уже сообщалось этой весной: о полевом транзисторе структуры nMOSFET с металлическими электродами, эффективным при 4,0 эВ. На симпозиуме представитель Sematech рассказал о результатах трехлетней работы с участием нескольких университетов и компаний, направленной на идентификацию материалов для nMOS-металлических электродов. В ходе этой работы было исследовано более 250 разных материалов на разных изоляторах и было показано, что стандартный КМОП-процесс с использованием high-k диэлектриков можно использовать и на более тонких, нежели сегодня, нормах технологического процесса. В частности, 45 нм.
Во втором докладе было рассказано о новой технологии DHDMG (dual high-k, dual metal gate – двойной металлический затвор с изолятором, обладающим высокой диэлектрической постоянной), позволяющей создавать КМОП-транзисторы с малым пассивным током потребления.
Таким образом, можно сказать, что подход Intel, использующей «традиционные» high-k диэлектрики (а также «сухую» литографию, но это к делу не относится) для 65-нм норм и собирающейся делать то же самое и для 45-нм норм, получил научное обоснование, правда, с некоторыми оговорками в виде технологий двойных затворов. И кто знает, может быть, в недалеком будущем инженерам удастся показать возможность использования традиционных технологий и для 32-нм?