Пример записи карты программирования SPD для небуферизированного 256MB-модуля 32Mx64 и 256MB ЕСС-модуля 32Mx72, 168pin PC-133 HSDRAM DIMM с адресацией 13/10/1, использующие приборы памяти организации 16Mx8


Пример карты программирования SPD для HSDRAM DIMM
Байт Наименование Значение HEX
0 Общий объем текущей информации, записанной в EEPROM 128Byte 80
1 Общее количество байт информации в микросхеме SPD 256Byte 08
2 Фундаментальный тип используемой памяти SDRAM 04
3 Общее количество адресных линий строки модуля 13 0D
4 Общее количество адресных линий столбца модуля 10 0A
5 Общее количество физических банков модуля памяти 1 01
6 Внешняя шина данных модуля памяти
32Mx64
32Mx72
64bit
72bit
40
48
7 Внешняя шина данных модуля памяти (продолжение)
8Mx64
8Mx72
N/A 00
8 Питающий интерфейс LVTTL 01
9 Временной цикл с максимальной задержкой сигнала CAS# 7.5ns 75
10 Длительность задержки данных на выходе модуля с учетом CL=Х 4.6ns 46
11 Интерфейс модуля (None/Parity/ECC...)
32Mx64
32Mx72
Non-Parity
ECC
00
02
12 Тип и способ регенерации данных SR/0.5x(7.8 µs) 82
13 Тип организации используемых микросхем памяти x8 08
14 Ширина шины данных ЕСС модуля
32Mx64
32Mx72
N/A
x8
00
08
15 Минимальная задержка произвольного доступа к столбцу 1CLK 01
16 Длительность передаваемых пакетов (BL) 1, 2, 4, 8, Full Page 8F
17 Количество логических банков каждой микросхемы в модуле 4 04
18 Поддерживаемые длительности задержки сигнала CAS# (CL) 2, 3 06
19 Задержка выдачи сигналов выбора кристалла CS# 0 01
20 Задержка выдачи сигнала разрешения записи WE# 0 01
21 Специфические атрибуты модуля памяти Unbuffered 00
22 Атрибуты общего порядка микросхемы памяти Wr-1/Rd Burst, Prcg, All, Auto-Prcg, ±10% VDD 0E
23 Минимальный цикл CLX-1 10.0ns A0
24 Максимальное время доступа к данным с циклом CLX-1 6.0ns 60
25 Минимальный цикл CLX-2 N/A 00
26 Максимальное время доступа к данным с циклом CLX-2 N/A 00
27 Минимальное время регенерации данных в странице 15ns 0F
28 Минимальная задержка между активизацией соседних строк 15ns 0F
29 Минимальная задержка RAS-to-CAS 15ns 0F
30 Минимальная длительность импульса сигнала RAS# 37.5ns 26
31 Емкость одного физического банка модуля памяти 256MB 40
32 Время установки адресов и команд перед подачей синхроимпульса 1.5ns 15
33 Время ожидания на входе после подачи синхроимпульса 0.8ns 08
34 Время установки данных на входе перед подачей синхроимпульса 1.5ns 15
35 Время ожидания данных на входе после подачи синхроимпульса 0.8ns 08
36-61 Зарезервировано по JEDEC JC42.5-97-119 N/A 00
62 Номер текущей версии SPD 2 02
63 Контрольная сумма байт 0-62 Checksum cc
64 Идентификационный код производителя по JEP106 EMS 7F
65 Идентификационный код JEDEC по JEP106 (продолжение) EMS 32
66-71 Идентификационный код JEDEC по JEP106 (продолжение) EMS FF
72 Информация о производителе модуля N/A 00
73-90 Уникальный номер производителя модуля N/A 00
91-92 Код ревизии (версии) модуля N/A 00
93-94 Дата производства модуля N/A 00
95-98 Основной серийный номер модуля N/A 00
99-125 Специфические данные производителя модуля N/A 00
126 Фактическая рабочая частота модуля 100MHz 64
127 Атрибуты поддержки частоты функционирования модуля CL3, CL2 06
128-255 Пустые байты для необходимой дополнительной информации N/A 00
Примечание: Значение контрольной суммы (сс, байт 63) вычисляется по приводимому ранее алгоритму.

Вернуться к статье





Дополнительно

SPD: схема последовательного детектирования Пример записи карты программирования SPD для небуферизированного 256MB-модуля 32Mx64 и 256MB ЕСС-модуля 32Mx72, 168pin PC-133 HSDRAM DIMM с адресацией 13/10/1, использующие приборы памяти организации 16Mx8

Пример записи карты программирования SPD для небуферизированного 256MB-модуля 32Mx64 и 256MB ЕСС-модуля 32Mx72, 168pin PC-133 HSDRAM DIMM с адресацией 13/10/1, использующие приборы памяти организации 16Mx8

Пример карты программирования SPD для HSDRAM DIMM
Байт Наименование Значение HEX
0 Общий объем текущей информации, записанной в EEPROM 128Byte 80
1 Общее количество байт информации в микросхеме SPD 256Byte 08
2 Фундаментальный тип используемой памяти SDRAM 04
3 Общее количество адресных линий строки модуля 13 0D
4 Общее количество адресных линий столбца модуля 10 0A
5 Общее количество физических банков модуля памяти 1 01
6 Внешняя шина данных модуля памяти
32Mx64
32Mx72
64bit
72bit
40
48
7 Внешняя шина данных модуля памяти (продолжение)
8Mx64
8Mx72
N/A 00
8 Питающий интерфейс LVTTL 01
9 Временной цикл с максимальной задержкой сигнала CAS# 7.5ns 75
10 Длительность задержки данных на выходе модуля с учетом CL=Х 4.6ns 46
11 Интерфейс модуля (None/Parity/ECC...)
32Mx64
32Mx72
Non-Parity
ECC
00
02
12 Тип и способ регенерации данных SR/0.5x(7.8 µs) 82
13 Тип организации используемых микросхем памяти x8 08
14 Ширина шины данных ЕСС модуля
32Mx64
32Mx72
N/A
x8
00
08
15 Минимальная задержка произвольного доступа к столбцу 1CLK 01
16 Длительность передаваемых пакетов (BL) 1, 2, 4, 8, Full Page 8F
17 Количество логических банков каждой микросхемы в модуле 4 04
18 Поддерживаемые длительности задержки сигнала CAS# (CL) 2, 3 06
19 Задержка выдачи сигналов выбора кристалла CS# 0 01
20 Задержка выдачи сигнала разрешения записи WE# 0 01
21 Специфические атрибуты модуля памяти Unbuffered 00
22 Атрибуты общего порядка микросхемы памяти Wr-1/Rd Burst, Prcg, All, Auto-Prcg, ±10% VDD 0E
23 Минимальный цикл CLX-1 10.0ns A0
24 Максимальное время доступа к данным с циклом CLX-1 6.0ns 60
25 Минимальный цикл CLX-2 N/A 00
26 Максимальное время доступа к данным с циклом CLX-2 N/A 00
27 Минимальное время регенерации данных в странице 15ns 0F
28 Минимальная задержка между активизацией соседних строк 15ns 0F
29 Минимальная задержка RAS-to-CAS 15ns 0F
30 Минимальная длительность импульса сигнала RAS# 37.5ns 26
31 Емкость одного физического банка модуля памяти 256MB 40
32 Время установки адресов и команд перед подачей синхроимпульса 1.5ns 15
33 Время ожидания на входе после подачи синхроимпульса 0.8ns 08
34 Время установки данных на входе перед подачей синхроимпульса 1.5ns 15
35 Время ожидания данных на входе после подачи синхроимпульса 0.8ns 08
36-61 Зарезервировано по JEDEC JC42.5-97-119 N/A 00
62 Номер текущей версии SPD 2 02
63 Контрольная сумма байт 0-62 Checksum cc
64 Идентификационный код производителя по JEP106 EMS 7F
65 Идентификационный код JEDEC по JEP106 (продолжение) EMS 32
66-71 Идентификационный код JEDEC по JEP106 (продолжение) EMS FF
72 Информация о производителе модуля N/A 00
73-90 Уникальный номер производителя модуля N/A 00
91-92 Код ревизии (версии) модуля N/A 00
93-94 Дата производства модуля N/A 00
95-98 Основной серийный номер модуля N/A 00
99-125 Специфические данные производителя модуля N/A 00
126 Фактическая рабочая частота модуля 100MHz 64
127 Атрибуты поддержки частоты функционирования модуля CL3, CL2 06
128-255 Пустые байты для необходимой дополнительной информации N/A 00
Примечание: Значение контрольной суммы (сс, байт 63) вычисляется по приводимому ранее алгоритму.

Вернуться к статье